Abstract:

提出了一种基于TSMC 40 nm/0.9 V CMOS工艺设计的适用于音频范围的低功耗高性能栅压自举采样开关电路。通过PMOS晶体管的衬底和漏极相连接代替了时钟放大模块,极大降低了电路整体的功耗。在输入端增加了一个NMOS晶体管,随着开关时钟的开启/关闭,通过抑制核心采样晶体管的体效应,可以有效提高开关线性度。鉴于音频信号的范围,选用频率为19.53 kHz、幅值为0.3 V的正弦波信号进行10 MHz采样频率的高速采样仿真,与传统结构相比,有效位数(ENOB)、信噪比(SNR)、无杂散动态范围(SFDR)和总谐波失真(THD)四项性能指标分别提升了5.5%、3.7%、13.8%和5.4%,并且功耗降低了36.8%。

Abstract:

设计了一种基于0.18 μm BCD工艺的全差分TIA电路和光隔离IGBT驱动系统。分析了共模瞬态干扰对光隔离驱动系统的影响,提出了一种可以提高共模瞬态抗扰度(CMTI)的全差分TIA结构。TIA的差分输入端分别接一个遮光的PD和一个透光的PD,TIA的差分输出端做电平比较。只有一个TIA的输入能够接收光信号,产生差分增益,但是共模瞬态在隔离层的干扰却能耦合到TIA的两个输入端,因此共模瞬态的干扰作用将会被差分电路的共模抑制比(CMRR)减弱。且加入了窄脉冲滤波电路可滤掉共模瞬态干扰引起的短脉冲误差信号,进一步提高CMTI。所设计的TIA电路的仿真结果显示,CMRR达到105.4 dB,CMTI可以达到325 kV/μs。

Abstract:

设计了一种基于平均电压反馈技术的片上高精度全集成张弛振荡器,所设计的振荡器克服了传统张弛振荡器对比较器延迟、器件老化和电流源噪声等敏感的问题。此外,还设计了一种一次性自动频率校正电路,可使振荡器在外部参考时钟的辅助下,自动完成输出频率的高精度校准。采用UMC 40 nm CMOS工艺,实现了50 MHz高精度全集成张弛振荡器,并完成了振荡器的版图和后仿真。振荡器的版图面积为181 μm×218 μm。后仿真结果表明,所设计振荡器能在不同工艺角下将输出频率自动校准到50 MHz,且在供电电压从2.2 V到3.6 V、温度从-40 ℃到125 ℃的变化下,输出频率误差仅为±0.47%。典型工艺角下,振荡器功耗为200 μW。

Abstract:

调频连续波(FMCW)雷达常用于测量多个目标的距离和速度,被广泛用于自动驾驶场景中。FMCW雷达产生的线性调频波称为啁啾(Chirp),通常由锁相环(PLL)电路产生。由于带宽有限,传统锯齿啁啾下降时间过长,降低了雷达性能。文章提出了一种基于分段电流电荷泵的快速啁啾发生器设计方案。调频阶段采用最佳电荷泵电流,即最优环路带宽,可保证啁啾的线性度。啁啾下降阶段使用更大的电流,可缩短下降时间。仿真结果表明,啁啾发生器频率输出范围为19.25~20.25 GHz,1.2 V电压下整体功耗为31.8 mW。PLL带宽为1.5 MHz时,锯齿形啁啾下降的最大调制速率为454 MHz/μs。与恒定电荷泵电流方式相比,下降时间缩短了80%。

Abstract:

提出了一种采用肖特基漏极(SD)与场板相结合、实现硅基垂直MOSFET器件反向阻断应用的技术。基于该技术,采用二维仿真提出并研究了两种新型垂直MOSFET器件,即带有垂直场板(VFP)的SD-VFP-MOS器件和带有倾斜场板(SFP)的SD-SFP-MOS器件。相比采用肖特基漏极的MOSFET (SD-MOS)和采用超结和肖特基漏极的MOSFET(SD-SJ-MOS),所提出的SD-VFP -MOS,尤其是SD-SFP-MOS,反向击穿电压有显著提高,且几乎不影响导通特性。开展了器件的开态电流密度、关态电势分布、关态电流密度和电场分布分析,揭示了VFP和SFP提高器件反向阻断能力的内在机理。详细讨论了场板结构参数对器件反向击穿电压和场板效率的影响,研究结果对于SD-VFP-MOS和SD-SFP-MOS的设计具有重要意义。

Abstract:

基于150 mm 0.35 μm CMOS工艺,利用Silvaco TCAD软件,针对50 μm厚硅基上NMOS与PMOS器件、多晶硅-介电层-多晶硅 (PIP)电容和N ⁺ 型多晶硅电阻,在单轴状态不同弯曲半径下,仿真了压缩与拉伸对器件电学参数变化的影响程度。结果表明,单轴拉伸与压缩弯曲使NMOS的阈值电压最大漂移0.46 mV,使PMOS阈值电压最大漂移0.33 mV。漏极电流随变形量线性变化,NMOS压缩时系数为-0.132 95,NMOS拉伸时系数为0.006 01。PMOS拉伸时系数为-0.104 47,PMOS压缩时系数为-0.110 7。电阻阻值随变形量呈线性变化,当掺杂浓度分别为1×10 ¹⁹ ,2×10 ¹⁹ ,3×10 ¹⁹ ,4×10 ¹⁹ ,5×10 ¹⁹ 时,系数分别为247,498,766,1 016,1 301。电容最大变化值和初始值不超过0.5%,结论归纳为无失配影响。这些结果与实验吻合,验证了模型的正确性,为研制降低退化的柔性硅基集成电路打下基础。

Abstract:

针对传统RF MEMS单刀双掷(SPDT)开关应用存在频段低、插入损耗高、隔离度低等问题,设计了一种混合型SPDT开关,通过在一条通路上设置接触式开关和电容式开关,实现了在L~E频段下的低插入损耗和高隔离度。通过设计蛇形上电极结构,降低了上电极的弹性系数,进而降低开关上电极下拉所需的驱动电压。采用HFSS仿真软件对混合型SPDT开关的射频性能参数进行了优化,并利用COMSOL对开关的蛇形上电极进行应力-位移分析。仿真结果表明,在DC~90 GHz的频段下,SPDT开关的插入损耗小于1.5 dB @90 GHz,隔离度大于52 dB @67 GHz、29 dB @90 GHz。此开关适用于无线通信系统、雷达系统和仪器测量系统等对工作频段要求高的领域内。

Abstract:

设计了一种具有宽动态范围的在线式MEMS微波功率检测系统,建立了MEMS悬臂梁的等效模型,对MEMS悬臂梁结构进行了过载功率的理论研究,得到过载功率与梁尺寸的关系。并基于此关系设计了不同尺寸的MEMS梁,以提高系统的功率检测上限,从而提高在线式微波功率检测系统的动态范围。根据系统的结构参数,得到系统理论动态范围为0~8.41 W。建立了微波功率检测系统的仿真模型,s参数仿真结果表明,在8~12 GHz下,系统的回波损耗为-37.61 dB至-46.15 dB,插入损耗为-0.28 dB至-0.16 dB。系统在具有较宽动态范围的同时兼具良好的微波特性。该研究对基于MEMS梁的微波功率检测系统设计具有一定的参考价值。

刘亚泽 , 张万荣 , 金冬月 , 谢红云 , 陈吉添 , 黄鑫 , 刘硕 , 赵馨仪

2017,47(3):341-346, DOI:

摘要： (1552) HTML (0) PDF (3.82 MKB)( 1896 )

Abstract:

提出了一种增益高且增益可调谐的1~3 GHz宽带低噪声放大器(HTG-LNA)。在输入级,采用带有RC串联负反馈的共基-共射电流镜结构,实现了良好的输入匹配,并提高了电路的稳定性；在中间级,采用以有源电感作为负载的共基-共射达林顿电路结构,在保证宽带的同时实现了较高的增益与增益的可调谐；在输出级,采用带有电流镜的射极跟随器结构,获得了较大的输出功率和良好的输出匹配。基于稳懋0.2 μm GaAs HBT工艺进行验证,结果表明,该HTG-LNA的电压增益大于37 dB,最高可达50.7 dB；功率增益大于37.4 dB,最高可达51 dB；最大增益可调谐幅度为2.2 dB；输入回波损耗小于-7.11 dB；输出回波损耗小于-11.97 dB；噪声系数小于3.23 dB；稳定因子大于5.61；在5 V工作电压下,静态功耗小于65 mW。

Abstract:

采用0.18 μm CMOS工艺,设计了一种连续速率时钟与数据恢复(CDR)电路。该CDR电路主要由全速率鉴频鉴相器、多频带环形压控振荡器、电荷泵等模块组成。其中,全速率鉴频鉴相器不但具有很好的鉴频鉴相功能,而且结构简单,减小了功耗和面积。多频带环形压控振荡器不但调谐范围很宽,而且引入到环路中的调谐增益较低,解决了高振荡频率和低增益之间的矛盾问题。采用自举基准和运放的电荷泵减小了各种非理想因素的影响。仿真结果表明,该CDR电路版图尺寸为265 μm×786 μm,功能正常,且能恢复622~3 125 Mb/s之间的伪随机数据；在1.8 V电源电压下,输入伪随机速率为3 125 Mb/s时,功耗为100.8 mW,恢复出的数据和时钟的抖动峰峰值分别为5.38 ps和4.81 ps。

聂丹萍 , 刘柳 , 郭东君 , 石春琦 , 张润曦

2014(5):620-623,628, DOI:

摘要： (1436) HTML (0) PDF (1.48 MKB)( 1567 )

Abstract:

采用0.13 μm RF CMOS工艺,设计了一款可应用于EoC收发芯片的三频段上混频器,通过改变接入并联LC负载谐振网络中电容的值,使电路分别工作在1.2 GHz,2 GHz,2.4 GHz频段。在3.3 V电源电压下,1.2 GHz,2 GHz,2.4 GHz频段上,总电流为35.1 mA；单边带(SSB)电压转换增益分别为3.77 dB,4.97 dB,4.78 dB；输出1 dB压缩点分别为-0.22 dBm,0.78 dBm,0.5 dBm；噪声系数分别为5.13 dB,5.76 dB,6.67 dB。通过控制输入跨导级的偏置实现混频器的开启和关断,上混频器的开启时间为200 ns,关断时间小于100 ns。

Abstract:

在高频信号传输过程中,为避免阻抗不匹配所带来的信号完整性问题,设计了一种适用于高频信号传输的阻抗匹配自校准电路。利用二分查找法快速检测需要并联的不同权重的电阻,根据比较器的比较结果决定是否并入,以达到预期修调阻值的目的。增加了电感器件,以减小外界高频信号的干扰,同时屏蔽输入级的寄生电容。校准完成后,对校准电路进行断电,以节省整体电路功耗。相比于传统简单的并串联电阻修调架构,该结构适用于高频信号的传输,校准精度高,信号传输性能好。采用TSMC 0.18 μm标准CMOS工艺进行设计,电源电压为1.8 V。仿真结果表明,可实现的最大修调电阻值为98.43 Ω,相比预期的100 Ω阻值,偏差仅为1.57%。对增加电感前后的电路整体性能进行对比,增加电感后,有效减小了信号反射能量,保障了信号的完整性传输。

2023年第53卷 2022年第52卷 2021年第51卷 2020年第50卷 2019年第49卷 2018年第48卷 2017年第47卷 2016年第46卷 2015年第45卷 2014年 2013年 2023年第53卷 2022年第52卷 2021年第51卷 2020年第50卷 2019年第49卷 2018年第48卷 2017年第47卷 2016年第46卷 2015年第45卷 2014年 2013年