IP核是由半导体芯片中所使用的逻辑或数据块所组成，它通常属于个人或企业的知识产权。IP核通常应用于现场可编程门阵列（FPGA）或特定集成电路（ASIC）的设计。

IC设计过程中会构建出IP核，并可以将其转换为组件以供重复使用。也可以购买第三方IP，将其应用到设计中。IP核有不同的类别，包括IP软核和IP硬核。

什么是IP软核？

IP软核通常是可综合的RTL模型，基于SystemVerilog、VHDL等硬件描述语言开发，偶尔也由门级网表描述。IP软核的优势在于可以在物理设计阶段进行定制，并映射到任何工艺技术中。

什么是IP硬核？

IP硬核是指同时具有逻辑实现与物理实现的IP。换句话说，IP硬核（hard macro-IP）的物理布局是在特定的工艺技术中完成和固定的。

要充分利用半导体IP，正确的管理至关重要。但对于许多企业来说，这是一个极其复杂的任务。

有限的可见性

当IP核在设计中被创建并应用后，最终会到哪里？对于许多企业而言，它最终可能会被存档在某个服务器上。要访问IP核，进行IP复用，团队需要依赖其合作方的技术，同时还需花费时间研究它的当前状态，以及它是如何演变到该状态的。

要将IP核正确纳入项目，团队首先需要找到它。由于团队与项目之间的可见性有限，要获悉可用的内容几乎是不可能的。

复杂的环境

了解一个IP核就需要了解它当前的状态及环境。应用过它的其他项目有哪些？在整个开发过程中发现了哪些bug？随着公司从以项目为中心的方法转移到以IP为中心的方法上，故而必须掌握IP核的使用环境，这将有利于团队减少用于搜索或从头开始构建的时间。

将IP作为设计组件中一个很小的子集来讨论，有可能会限制复用。这是因为除了IP软核或IP硬核之外，还有更多的数据进入芯片。

Methodics IPLM 是首款在设计工作流以及整个企业中管理IP的工具。因为Methodics IPLM上，任何东西都可以成为一个IP！您可以将系统设置为一个包含以下内容的IP：

• 工程环境/配置

• 设计（WIP）IP

• PDKs和库

• 使用情况跟踪

• 扩展

• 发布管理

• 集成

• IP生成器

• 还有更多！

允许一切内容都能作为IP进行版本控制，是指用户拥有一个元数据线索，可以在产品IP生命周期的每个组件中进行跟踪。您可以使用标签来标明供应商IP、特定的合规标准等，从而轻松地将其合并到其他项目中。在管理权限和设置事件方面，Methodics IPLM可以向下保护到单个IP级别。您还可以创建权限来限制访问和事件，以便在IP更改时收到通知。

拥有一个独立于数据管理工具以外的半导体IP管理中央平台，可为您提供完整的可追溯性，并增强IP使用方式的可见性。它创建了一个可用于发现和复用的IP生态系统，还可用于规划并执行IP物料清单（IP BoM）。

这是由于在 Methodics IPLM 中拥有：

• 组件与IP BoM（CIPB）规划模块，可与您的企业风险管理（ERM）及以制造业为重点的产品生命周期管理（PLM）工具配合使用，提供符合您需求的高级数据。它支持对所有IP（第三方和内部IP）进行分层规划，可在整个组织中得以应用。
• 组件与IP BoM（CIPB）为您提供所有软件及硬件IP的整体视图，这有利于团队向制造部门交付单一且统一的BoM。

总之，这些将有利于您在整个半导体IP设计过程中保持一致性。