考的基本上都是一些Verilog的基本知识,对于验证知识来说,没有涉及到SV相关的知识,但万万没想到的是,竟然还有智力题,哈哈哈!!!
PS:选择题一般比较难回忆,所以只会写出知识点,而不会将题目写出来的,望谅解!
structural code 和 behave code的区别?
这个问题我之前也没听说过,在网上找了一些资料,感觉没有特别相关的资料,和专业相关的就听说过Structure model等,所以这里就先不给出具体答案,如果有同学有自己独到的见解,可以通过私聊、q群、微信群以及评论区等方式提供给我。
什么是可测性设计(DFT)?
可测性设计即通过在芯片设计过程中引入测试逻辑,并利用这部分测试逻辑完成测试向量的自动生成,从而达到快速筛选量产芯片的目的。在设计中,通过在芯片初始输入端给定特定的值来测试芯片初始输出端的输出值是否与期望值相符来确定内部电路是否可以正常工作。
参考文献:
名称:此时此刻
为什么要满足建立时间和保持时间?
可以参考这篇文章的内容找到相关知识点,这是个高频考点,必须得掌握!!!
关于建立时间和保持时间的,要求画图,分析
IC二舅,公众号:IC二舅
【2023杰理科技提前批笔试题】~ 题目及参考答案
几个代码题:涉及到c语言,sv,python等语言
这些题就是会给出你一段相关的代码,让你自己理解,最后给出相应的结果,主要考察对代码掌握的程度。
手写状态机
必须会!!!重要的事情要打三个感叹号,哈哈哈!!!
状态机最好采用三段式的形式,写起来也非常顺手!博客那边的有写这些内容,在下边已经做了引用,大家直接通过题目或者链接搜索即可。
基础知识~ 状态机的定义及Verilog代码实现
分频电路分为n多分频,除了整数分频以外,还有小数、分数分频,这些都需要掌握!!!
【基础知识】~ 分频器
自动贩卖机
这是某客网上边的一道题,主要考察的还是状态机的知识,大家自行去刷题即可!
自动贩卖机
本人所有系列的文章,仅供学习,不可商用,如有侵权,请告知,立删!!!
本人主要是记录学习过程,以供自己回头复习,再就是提供给后人参考,不喜勿喷!!!
如果觉得对你有用的话,记得收藏+评论!!!
全网各平台同名===> “IC二舅”
下一期如果有大家想看的 或者 哪块不懂想学习的,可以私聊或在群里提问都可以,“二舅” 给你安排上!!!
1.什么是线程?概念:是程序执行流的最小单元。组成:一个标准的线程由线程ID,当前指令指针(PC),寄存器集合和堆栈组成状态:由于线程之间的相互制约,致使线程在运行中呈现出间断性。线程也有就绪、阻塞和运行三种基本状态周期:新建 就绪 运行 阻塞 死亡 2.多线程有什么用?可以提高效率:涉及到CPU和io等待如果一个线程在执行的时候遇到了阻塞(io等待),那么这个时候CPU会很闲,如果你设置了多线程...