CMSIS，（cortex microcontroller software interface standard）微控制器软件接口标准。
FWlib，（firmware library）固件库。
STDPERIPH ，是指标准外设库（Standard Peripheral Library），是意法半导体（STMicroelectronics）针对
STM32
微控制器的一套标准驱动程序库。
因为要用到这部分功能，所以查阅了相关文档，做了相应的实验，现作一记录；初次写博客，思路有些混乱，见谅！
BDTR
寄存器
主要是MOE，AOE，BKP，BKE，OSSR，OSSI，LOOK，UTG的设置
TIM_
BDTR
InitStructure.TIM_OSSRState = TIM_OSSRState_Enable;
TIM_
BDTR
InitStructure.TIM_OSSISt...
这里写目录标题0. 声明1.定时器时钟树2.定时器中结构体分析2.1TIM时基初始化结构定义2.2TIM输出比较初始化结构定义2.3TIM输入捕获初始化结构定义2.4
BDTR
结构定义3.定时器溢出中断4.定时器PWM输出分析5.定时器比较输出分析
0. 声明
需要先学习的基础内容：
1.请在时钟树的基础上进行定时器的学习，不然会知其然不知其所以然。
2.GPIO配置基础
3.NVIC中断优先级配置基础
4.串口通信基础（可有可无，主要用于查看调试信息）
5.可以先进行基本定时器和通用定时器的
Bi-Directional Center-Constrained Top-Ranking for Visible Thermal Person Re-Identification
BDTR
: 双向中心约束的排序损失
1. 解决的问题
红外光和可见光图像之间差异大，而且存在大量的噪声，无法学习可判别的特征。而现有的方法对噪声图像具有弱鲁棒性。
多模态问题中出现模态间的特征映射关系不准确以及模态内变化巨大的问题。
2. 模型概览
提出双向中心聚合的排序损失函数同时考虑模态内和模态间的变化。
提出双向中心约束
高级控制定时器(TIM1 和TIM8)和通用定时器在基本定时器的基础上引入了外部引脚，可以实现输入捕获和输出比较功能。
高级控制定时器比通用定时器增加了可编程死区互补输出、重复计数器、带刹车(断路)功能，这些功能都是针对工业电机控制方面。
高级控制定时器时基单元包含一个16 位自动重装载寄存器ARR，一个16 位的计数器CNT，可向上/下计数，一个16 位可编程预分频器PSC，预分频器时钟源有多种可选，有内部的时钟、外部时钟。还有一个8 位的重复计数器RCR，这样最高可实现40
集成学习-提升决策树（回归）残差提升决策树梯度提升决策树
残差提升决策树
提升方法实际是采用加法模型（基模型的线性组合）与前向分步算法来将弱学习器变为强学习器。而其中以决策树为基函数的提升方法就是提升树。
集成学习本身可以完成分类与回归两种任务。与adaboost分类相比，若仍然使用决策树作为基模型，则必须对统计学习三要素（模型，策略，算法）中的模型与策略都进行改变。adaboost的基模型为分类树，策略即损失函数为指数损失函数，算法为前向
1.内部时钟
内部时钟 CK_INT 即来自于芯片内部，等于 72M，一般情况下，我们都是使用内部时钟。当从模式控制寄存器 TIMx_SMCR 的 SMS 位等于 000 时，则使用内部时钟。
2.外部时钟模式一
2.外部时钟模式二
3.内部触发输入（了解）
3.输入捕获
IRQ: Interrupt Request 中断请求
RCC: Rest and Clock Control 复位与时钟控制
HAL: Hardware Abstraction Layer硬件抽象层
RTC: Real Time Clock
DMA: Direct Memory Access 直接内存存取
EX: extended 延伸，扩展
PWR: Power Controll...
